Tech News — Latest News

All topics - игры AI Gear News Tech agents ai api architecture automation beginners career claude devchallenge devops javascript llm machinelearning mcp opensource performance productivity programming python react security showdev tutorial typescript webdev

All EN RU

Подключаем к ПЛИС оперативную память SDRAM

На страницах всевозможных статей было написано, что управление микросхемой памяти SDRAM это очень сложно. Отчасти это верно, есть масса тонкостей. Про…

плис начинающим плис altera плис cyclone iv verilog sdram

MLIR-to-RTL simulation flow: от linalg.matmul до systolic array

Привет! Хотел бы рассказать о своем MVP проекта hw-mlir-lab , где я использую MLIR для lowering операции умножения матриц ( matmul ) на systolic array…

MLIR verilog verilator rtl asic asic design compiler hardware acceleration system on chip

Создаем I2C Master Controller на Verilog. Перенос на Zynq 7000 (bare-metal)

После успешной отладки на плате с Cyclone IV пришла пора перенести наработки на плату Zynq Mini c XC7Z020. В этой статье я опишу, каким образом можно …

zynq-7000 zynq-mini oled ssd1306 verilog baremetal tutorial vivado vitis

64 прямоугольника хватит всем

«Студент-программист реализовал на FPGA полноценную игровую приставку с нуля за полтора месяца, не имея опыта цифрового проектирования». Для меня само…

fpga игровая консоль плис Брус-16 микроархитектура аппаратная реализация cpu gpu verilog tang nano 9k

Создаем I2C Master Controller на Verilog. Создаем контроллер ядра I2C

Я продолжаю описывать создание I2C-контроллера на Verilog. В предыдущих статьях мы протестировали ядро контроллера который выполняет атомарные функции…

verilog quartus i2c i2c master controller testbench alinx ax301 fpga

Перепрыгивание с языка на язык как тактика прохождения интервью

В 2010 году я участвовал в интервьировании на позицию по моделированию и верификации процессорных ядер. Один из кандидатов был благообразный седой аме…

SystemVerilog verilog Ada VHDL Jovial Coral-66 IBM Стенфорд вопросы на собеседовании внешний вид

Создаем I2C Master Controller на Verilog. Тестируем ядро

По результатам написания прошлой статьи у нас получился объемный модуль для реализации функций низкоуровневого управления шиной I2C, который формирует…

verilog verilator iverilog gtkwave i2c master controller testbench icarus verilog

Создаем I2C Master Controller на Verilog. Переходим на новый уровень

Наконец-то нашлось вдохновение и время вернуться к старой статье, в которой я изобретал I2C Master Controller, но так и не довел задачу до логического…

I2C i2c master controller verilog how-to tutorial quartus