Tech News — Latest News

RU

SPI-контроллер на FPGA: переносим на Zynq 7000. Часть 2

Продолжаем разработку SPI IP Core на Verilog. В первой части мы перенесли SPI-контроллер с Altera Cyclone IV на Zynq-7020, сохранили исходный регист…

fpga spi controller linux buildroot driver dts lcd dma verilog axi

RU

SPI-контроллер на FPGA: переносим на Zynq 7000. Часть 1

Продолжаем разработку SPI IP Core на Verilog. Следующий логичный этап - перенести разработанный SPI IP Core на Verilog на Xilinx Zynq-7020, который…

fpga xilinx zynq spi controller verilog lcd dma buildroot uboot spl

RU

Как защитить железку от Китайцев, если вы им передаете всю производственную документацию?

Отдавая контрактному производству полный комплект Gerber-файлов и оригинальных прошивок, разработчик часто рискует столкнуться с «атакой третьей сме…

fpga puf hardware security verilog защита от копирования криптография контрактное производство ring oscillator

RU

Как обучить школьников работать в группах проектирования с помощью многоплатных проектов

Во время Холодной Войны существовало клише что якобы в США все индивидуалисты, а в СССР - коллективисты. С клише была неувязочка: в тот же период ам…

cmos 4000 fpga verilog hacker dojo обучение школьников 7400 разработка микросхем technology showcase mountain view silicon valley

RU

Вторая попытка. Подключаем SDRAM к ПЛИС

В прошлой статье, к моему сожалению, код оказался не рабочий. Из-за недостатка опыта, я читал свои же данные на шине и воспринял это как работоспосо…

плис начинающим плис altera плис cyclone iv verilog fpga

RU

Подключаем к ПЛИС оперативную память SDRAM

На страницах всевозможных статей было написано, что управление микросхемой памяти SDRAM это очень сложно. Отчасти это верно, есть масса тонкостей. П…

плис начинающим плис altera плис cyclone iv verilog sdram

RU

MLIR-to-RTL simulation flow: от linalg.matmul до systolic array

Привет! Хотел бы рассказать о своем MVP проекта hw-mlir-lab , где я использую MLIR для lowering операции умножения матриц ( matmul ) на systolic arr…

MLIR verilog verilator rtl asic asic design compiler hardware acceleration system on chip

RU

Создаем I2C Master Controller на Verilog. Перенос на Zynq 7000 (bare-metal)

После успешной отладки на плате с Cyclone IV пришла пора перенести наработки на плату Zynq Mini c XC7Z020. В этой статье я опишу, каким образом можн…

zynq-7000 zynq-mini oled ssd1306 verilog baremetal tutorial vivado vitis

RU

64 прямоугольника хватит всем

«Студент-программист реализовал на FPGA полноценную игровую приставку с нуля за полтора месяца, не имея опыта цифрового проектирования». Для меня са…

fpga игровая консоль плис Брус-16 микроархитектура аппаратная реализация cpu gpu verilog tang nano 9k

RU

Создаем I2C Master Controller на Verilog. Создаем контроллер ядра I2C

Я продолжаю описывать создание I2C-контроллера на Verilog. В предыдущих статьях мы протестировали ядро контроллера который выполняет атомарные функц…

verilog quartus i2c i2c master controller testbench alinx ax301 fpga

RU

Перепрыгивание с языка на язык как тактика прохождения интервью

В 2010 году я участвовал в интервьировании на позицию по моделированию и верификации процессорных ядер. Один из кандидатов был благообразный седой а…

SystemVerilog verilog Ada VHDL Jovial Coral-66 IBM Стенфорд вопросы на собеседовании внешний вид

RU

Создаем I2C Master Controller на Verilog. Тестируем ядро

По результатам написания прошлой статьи у нас получился объемный модуль для реализации функций низкоуровневого управления шиной I2C, который формиру…

verilog verilator iverilog gtkwave i2c master controller testbench icarus verilog

RU

Создаем I2C Master Controller на Verilog. Переходим на новый уровень

Наконец-то нашлось вдохновение и время вернуться к старой статье, в которой я изобретал I2C Master Controller, но так и не довел задачу до логическо…

I2C i2c master controller verilog how-to tutorial quartus