Tech News — Latest News

RU

Нафиг NVIDIA! Часть 2. Запустил 8 нейросетей на FPGA за $50 — и упёрся в DDR3

Можно ли запустить настоящие языковые модели на списанной FPGA за $50 - без NVIDIA? В первой части я запустил Qwen, а теперь разобрал openTPU до RTL…

fpga gpu llm qwen ddr память ai-ускорители инференс risc-v open source

RU

Как ускорить обработку данных. Часть 2: распараллеливание цифровых схем по зависимым операциям

Привет, Хабр! Меня зовут Кирилл Алексеев, я ведущий инженер в отделе интеграции систем на кристалле радиочастотного центра YADRO. В прошлых статьях…

плис начинающим fpga asic плис плис технологии архитектура цифровых устройств микроархитектура распараллеливание параллелизм конвейер

RU

VIII митап Альянса RISC-V и слет FPGA-Systems YADRO — в одном нижегородском флаконе

14 ноября — большой день сразу для двух инженерных сообществ. В ННГУ им. Лобачевского в Нижнем Новгороде до обеда будут говорить про RISC-V, а после…

fpga risc-v митап альянс risc-v

RU

Нафиг NVIDIA! Я запустил Qwen на FPGA за $50 — а свой TPU назвал бы «КЕДР». Часть 1

Я хотел разработать собственный AI-процессор , нашёл openTPU , купил FPGA за $50 с 4ГБ памяти, подключил её к обычному мини-ПК и запустил на ней язы…

fpga kintex-7 opentpu llm локальные llm qwen инференс ai-ускоритель open source

EN

AI agents designed the chip that runs their inference

openTPU is an AI inference accelerator whose SystemVerilog, instruction set, compiler, bit-exact simulator and host stack were written by AI agents.…

aihardware fpga verification inference

RU

Испытание абстракций: как чужая процессорная система RISC-V переехала на десятки отладочных плат

10 октября стартует новый сезон Школы синтеза цифровых схем. Её проведение рассредоточено по множеству независимых кластеров, в каждом из которых ес…

fpga systemverilog bash снк risc-v

RU

Защитит ли ИИ от дрона? Разрабатываем умный прицел

Ни для кого ни секрет, что в последние несколько лет в военном деле произошла т.н. революция дронов, заключающаяся (внезапно) в использовании дронов…

машинное+обучение python fpga pytorch ml cv embedded mpu neural networks object detection

RU

Как ускорить обработку данных. Часть 1: распараллеливание цифровых схем по независимым операциям

Привет, Хабр! Меня зовут Кирилл Алексеев, я ведущий инженер в отделе интеграции систем на кристалле радиочастотного центра YADRO. Сегодня снова пого…

плис начинающим fpga asic плис технологии плис архитектура цифровых устройств микроархитектура распараллеливание параллелизм конвейер

RU

Чип, спроектированный в Грузии. 4 часа лекций про ASIC, FPGA, TinyTapeout, с вопросами про тайминг и CDC

После поездки в Грузию (см. пост Хакерспейсы Батуми и Тбилиси + ASIC чип спроектированный в Грузии ) мы доотладили проект Tbilisi CORDIC и засабмитт…

verilog meetup SystemVerilog cordic tinytapeout asic design fpga ihp грузия basics-graphics-music школа синтеза цифровых схем

RU

Архитектура цифровых устройств: разбираемся с процедурными и конвейерными вычислениями

Привет! Меня зовут Кирилл Алексеев, я ведущий инженер в отделе интеграции систем на кристалле радиочастотного центра YADRO.  В своей предыдущей…

fpga soc asic плис плис начинающим плис технологии архитектура цифровых устройств микроархитектура

RU

SPI-контроллер на FPGA: переносим на Zynq 7000. Часть 2

Продолжаем разработку SPI IP Core на Verilog. В первой части мы перенесли SPI-контроллер с Altera Cyclone IV на Zynq-7020, сохранили исходный регист…

fpga spi controller linux buildroot driver dts lcd dma verilog axi

RU

SPI-контроллер на FPGA: переносим на Zynq 7000. Часть 1

Продолжаем разработку SPI IP Core на Verilog. Следующий логичный этап - перенести разработанный SPI IP Core на Verilog на Xilinx Zynq-7020, который…

fpga xilinx zynq spi controller verilog lcd dma buildroot uboot spl

RU

Проект eMMC-emu

eMMC накопители - распространенный вариант энергонезависимого хранения данных во встраиваемых и портативных устройствах. Вы можете найти микросхемы,…

fpga emulation emmc xilinx uboot

RU

Школьницы ваяют цифру на макетке ничуть не хуже школьников

Оказывается, школьницы стран бывшего СССР умеют ваять цифровые схемы на CMOS 4000 ничуть не хуже школьников, причем не толь…

hacker dojo cmos 4000 7400 fpga verilog meetup обучение школьников mountain view google цифровая схемотехника микросхемы малой степени интеграции

RU

Блогу YADRO на Хабре 10 лет — разыгрываем суперприз за суперквиз

В этом году блогу YADRO на Хабре исполняется 10 лет. За это время мы опубликовали более 400 статей о разработке железа, телекоме, процессорной архит…

квиз приз юбилей fpga системное программирование yadro

RU

Как защитить железку от Китайцев, если вы им передаете всю производственную документацию?

Отдавая контрактному производству полный комплект Gerber-файлов и оригинальных прошивок, разработчик часто рискует столкнуться с «атакой третьей сме…

fpga puf hardware security verilog защита от копирования криптография контрактное производство ring oscillator

RU

Как обучить школьников работать в группах проектирования с помощью многоплатных проектов

Во время Холодной Войны существовало клише что якобы в США все индивидуалисты, а в СССР - коллективисты. С клише была неувязочка: в тот же период ам…

cmos 4000 fpga verilog hacker dojo обучение школьников 7400 разработка микросхем technology showcase mountain view silicon valley

RU

Вторая попытка. Подключаем SDRAM к ПЛИС

В прошлой статье, к моему сожалению, код оказался не рабочий. Из-за недостатка опыта, я читал свои же данные на шине и воспринял это как работоспосо…

плис начинающим плис altera плис cyclone iv verilog fpga

RU

Из обучения школьников цифре на макетке нужно выкинуть все резисторы и вставить микросхемы с FIFO

Раз уж я начал учить школьников как собирать на макетной плате цифровые схемы (в рамках подготовки демонстраций к мероприятию торговой палаты города…

cmos 4000 7400 fpga fifo hacker dojo verilog meetup tronix.2 makers лшюп обучение детей

EN

Adiuvo Explorer Board: $99 FPGA Development Made Accessible

Want to design real microchip-style logic at home without a five-figure toolchain? Here is what you would need to get started with the new Adiuvo Ex…

fpga amdartix pmod embedded

RU

Хочешь сделать хорошо — сделай сам: как у нас появилась собственная система работы со стендами

Привет, Хабр! Меня зовут Анатолий, я руковожу группой автоматизации и управления тестового оборудования в YADRO. Представьте, что у вас в компании е…

fpga автоматизация тестирования devops embedded тестирование it-систем api gateway python go

RU

64 прямоугольника хватит всем

«Студент-программист реализовал на FPGA полноценную игровую приставку с нуля за полтора месяца, не имея опыта цифрового проектирования». Для меня са…

fpga игровая консоль плис Брус-16 микроархитектура аппаратная реализация cpu gpu verilog tang nano 9k

RU

Создаем I2C Master Controller на Verilog. Создаем контроллер ядра I2C

Я продолжаю описывать создание I2C-контроллера на Verilog. В предыдущих статьях мы протестировали ядро контроллера который выполняет атомарные функц…

verilog quartus i2c i2c master controller testbench alinx ax301 fpga

RU

Встреча FPGA-сообщества: онлайн, вечер, пять докладов

Регулярный слет сообщества FPGA-инженеров и им причастных пройдет 26 мая в 19 часов в формате трансляции из питерского офиса YADRO . В программе веч…

fpga митап yosys systemrdl edgeai

RU

Создаем собственную базовую станцию при помощи SDR

В этой статье я хочу рассказать о том, как я запускал собственную базовую станцию мобильной связи (4G и 2G) при помощи относительно дешевого SDR-тра…

SDR GSM 4g plutosdr 2g fpga zynq

Последние новости